AI如何賦能半導(dǎo)體產(chǎn)業(yè)發(fā)展？

　　1956年是公認(rèn)的人工智能元年。這一年，在美國(guó)漢諾斯小鎮(zhèn)寧?kù)o的達(dá)特茅斯學(xué)院中，舉行了一場(chǎng)影響深遠(yuǎn)的研討會(huì)。在這次研討會(huì)上，參會(huì)成員討論了多項(xiàng)在當(dāng)時(shí)的計(jì)算機(jī)技術(shù)水平都還沒(méi)有解決的問(wèn)題。在這次頭腦風(fēng)暴式的會(huì)議中，“人工智能”的概念*次被提出，人工智能正式被看作一個(gè)獨(dú)立的研究領(lǐng)域。

　　但受限于當(dāng)時(shí)的計(jì)算機(jī)算力的限制，人工智能(Artificial Intelligence，簡(jiǎn)稱AI)始終沒(méi)有走到前臺(tái)應(yīng)用。隨著摩爾定律的發(fā)展，芯片的集成度越來(lái)越高，計(jì)算能力也得到了*的發(fā)展�？v觀人工智能的發(fā)展歷程，一個(gè)顯著的特征就是算力與算法的共同進(jìn)步。得益于半導(dǎo)體制造技術(shù)的發(fā)展，AI的實(shí)現(xiàn)成為了可能。

　　隨著近年來(lái)Chatgpt的大熱，AI迅速火出圈，引起了業(yè)界的極大關(guān)注，也激發(fā)了半導(dǎo)體產(chǎn)業(yè)對(duì)人工智能芯片的市場(chǎng)需求，全球迎來(lái)了一波以人工智能為引領(lǐng)的科技浪潮，也由此，人工智能被戲稱為“第四次科技革命”。

　　實(shí)際上，除了當(dāng)下火熱的Chatgpt等被應(yīng)用于文本和圖像生產(chǎn)外，AI也正在賦能各行各業(yè)，比如半導(dǎo)體制造領(lǐng)域也逐漸引入了AI技術(shù)。

　　01

　　EDA工具與人工智能

　　Cadence副總裁、中國(guó)區(qū)總經(jīng)理汪曉煜認(rèn)為，“摩爾定律推動(dòng)工藝提升，線寬縮小勢(shì)必帶來(lái)更復(fù)雜和更大規(guī)模的設(shè)計(jì)。盡管考慮經(jīng)濟(jì)效益，可以采用3DIC和先進(jìn)封裝設(shè)計(jì)，但對(duì)散熱、信號(hào)完整性、電磁效應(yīng)、良率和可靠性都產(chǎn)生一系列的挑戰(zhàn)，基于傳統(tǒng)EDA設(shè)計(jì)流程已然難以應(yīng)對(duì)挑戰(zhàn)。”

　　汪曉煜指出，EDA工具需更快響應(yīng)新需求，需要更進(jìn)一步的智能化，實(shí)現(xiàn)多運(yùn)算、多引擎才能加快芯片迭代速度，支撐半導(dǎo)體業(yè)向后摩爾時(shí)代發(fā)展。利用LLM技術(shù)將生成式AI擴(kuò)展到設(shè)計(jì)流程中，可以有效提升驗(yàn)證和調(diào)試效率，加速?gòu)腎P到子系統(tǒng)再到SoC level的代碼迭代收斂。

　　Cadence因此推出了JedAI平臺(tái)。通過(guò)JedAI平臺(tái)，設(shè)計(jì)流程可從大量數(shù)據(jù)中通過(guò)自主學(xué)習(xí)，不斷優(yōu)化，進(jìn)而最終減少設(shè)計(jì)人員的人工決策時(shí)間，大幅提升生產(chǎn)力，從而不斷地提升生產(chǎn)力。

　　通過(guò)JedAI平臺(tái)，Cadence將統(tǒng)一旗下各種AI平臺(tái)的大數(shù)據(jù)分析——包括Verisium驗(yàn)證、Cerebrus實(shí)現(xiàn)和Optimality系統(tǒng)優(yōu)化，及其他第三方硅生命周期管理系統(tǒng)。利用JedAI平臺(tái)，用戶可以輕松管理設(shè)計(jì)復(fù)雜性越來(lái)越高的新興消費(fèi)、超大規(guī)模計(jì)算、5G通信、汽車電子和移動(dòng)等相關(guān)應(yīng)用。客戶在使用Cadence模擬/數(shù)字/PCB實(shí)現(xiàn)、驗(yàn)證和分析軟件(甚至第三方應(yīng)用)時(shí)，都可以通過(guò)JedAI平臺(tái)來(lái)統(tǒng)一部署其所有的大數(shù)據(jù)分析任務(wù)。

　　此外，Cadence的布局布線工具Innovus，里面也內(nèi)置了AI 算法，以提升Floorplan的效率和質(zhì)量。Project Virtus，通過(guò)機(jī)器學(xué)習(xí)解決 EM-IR 和 Timing 之間的相互影響;還有 Signoff Timing 和 SmartLEC等工具，都嵌入了人工智能算法。

　　除Cadence外，Synopsys也在2020年推出了業(yè)界*用于芯片設(shè)計(jì)的自主人工智能應(yīng)用程序——DSO.ai (Design Space Optimization AI)。作為一款人工智能和推理引擎，DSO.ai能夠在芯片設(shè)計(jì)的巨大求解空間里搜索優(yōu)化目標(biāo)。該解決方案大規(guī)模擴(kuò)展了對(duì)芯片設(shè)計(jì)流程選項(xiàng)的探索，能夠自主執(zhí)行次要決策，幫助芯片設(shè)計(jì)團(tuán)隊(duì)以專家級(jí)水平進(jìn)行操作，并大幅提高整體生產(chǎn)力，從而在芯片設(shè)計(jì)領(lǐng)域掀起新一輪革命。

　　將AI技術(shù)與EDA工具結(jié)合，有兩個(gè)核心價(jià)值，首先是力圖讓EDA更加智能，減少重復(fù)且繁雜的工作，讓使用者用相同甚至更短時(shí)間設(shè)計(jì)出PPA更好的芯片;其次是大幅降低使用者的門(mén)檻，解決人才短缺的挑戰(zhàn)。

　　02

　　OPC與人工智能

　　除了在設(shè)計(jì)環(huán)節(jié)的EDA中大量使用了AI技術(shù)外，芯片制造環(huán)節(jié)也逐漸引入了人工智能技術(shù)。在半導(dǎo)體制造業(yè)中，人工智能尤其是機(jī)器學(xué)習(xí)有全面的應(yīng)用場(chǎng)景，如裝備監(jiān)控、流程優(yōu)化、工藝控制、器件建模、光罩?jǐn)?shù)據(jù)校正、版圖驗(yàn)證等等。

　　隨著摩爾定律帶來(lái)的集成電路器件持續(xù)微縮，需要在晶圓片上制作出更小尺寸的圖形，這對(duì)晶圓圖案化(Wafer Patterning)帶來(lái)極大的挑戰(zhàn)，而其中光刻技術(shù)是晶圓圖案化的主要手段。但隨著工藝制程的進(jìn)步，其實(shí)早在180納米技術(shù)節(jié)點(diǎn)上，隨著光學(xué)圖像失真的日益嚴(yán)重光刻機(jī)的光學(xué)圖像分辨率就已經(jīng)跟不上工藝的發(fā)展了。為了補(bǔ)償光學(xué)圖像失真，業(yè)界引入了光學(xué)鄰近校正(OPC)技術(shù)來(lái)補(bǔ)償光學(xué)畸變效應(yīng)。

　　實(shí)現(xiàn)OPC的方法主要有基于規(guī)則的OPC(Rule-Based OPC)和基于模型的OPC(Model-Based OPC)兩種。早期的基于規(guī)則的OPC,由于其簡(jiǎn)單和計(jì)算快速的特點(diǎn)被廣泛使用。然而這種方法需要人為制定OPC規(guī)則，隨著光學(xué)畸變加劇，這些規(guī)則變得極為龐雜而難以延續(xù)。這時(shí)基于模型的OPC(Model Based OPC)應(yīng)運(yùn)而生。傳統(tǒng)的基于模型的OPC需要精準(zhǔn)的光刻建模，一般包含光學(xué)建模和光刻膠建模兩個(gè)部分。通過(guò)光刻膠模型可以把光學(xué)圖像轉(zhuǎn)換為光刻膠圖形，而光刻膠模型直接決定了模型的精準(zhǔn)度。

　　過(guò)去十年來(lái)，計(jì)算機(jī)技術(shù)的進(jìn)步使得深度學(xué)習(xí)大放異彩。卷積神經(jīng)網(wǎng)絡(luò)(CNN)已廣泛用于圖像處理上，OPC的研究人員也將該技術(shù)應(yīng)用于光刻建模。隨著人工智能最新的研究成果不斷在OPC領(lǐng)域得到應(yīng)用，從兩層神經(jīng)網(wǎng)絡(luò)，到遷移學(xué)習(xí)乃至GAN，OPC領(lǐng)域已經(jīng)成為人工智能應(yīng)用的試驗(yàn)田。

　　03

　　缺陷檢測(cè)與人工智能

　　隨著摩爾定律的發(fā)展，芯片生產(chǎn)工藝越來(lái)越復(fù)雜，芯片電路單元的尺寸越小，生產(chǎn)過(guò)程中就越容易出現(xiàn)各種缺陷。需要在生產(chǎn)過(guò)程中及早發(fā)現(xiàn)缺陷，及時(shí)排除缺陷原因，丟棄缺陷樣本，才能防止缺陷晶粒繼續(xù)加工，影響良率和生產(chǎn)率。

　　隨著線寬的不斷縮小，曾經(jīng)無(wú)害的微小顆粒變成影響良率的缺陷，使得檢測(cè)與缺陷校正的難度日益增加。同樣地，3D晶體管的形成和多重工藝技術(shù)也帶來(lái)了細(xì)微變化，導(dǎo)致降低良率的缺陷成倍增加。

　　半導(dǎo)體晶圓的缺陷是多種多樣的，包括形貌缺陷(Topography)，污染物(Contamination), 晶體缺陷(Crystal Defect)等等。同時(shí)，半導(dǎo)體晶圓缺陷的不規(guī)則和細(xì)微性給晶圓缺陷檢測(cè)帶來(lái)了很大的困難。

　　半導(dǎo)體行業(yè)中缺陷檢測(cè)的方法目前主要有兩種：自動(dòng)光學(xué)檢測(cè)系統(tǒng)(Automatic Optic Inspection , AOI )以及掃描電子顯微鏡檢測(cè)系統(tǒng)(Scanning Electron Microscope ,SEM)。

　　在自動(dòng)光學(xué)檢測(cè)方面，鑒于晶圓缺陷的不規(guī)則性，圖像傳感器獲取圖像后晶圓缺陷的目標(biāo)檢測(cè)任務(wù)在使用傳統(tǒng)圖像處理算法進(jìn)行處理時(shí)往往無(wú)法兼顧所有可能出現(xiàn)的缺陷。而深度學(xué)習(xí)方法(基于CNN的圖像識(shí)別方法)對(duì)于圖像分類和目標(biāo)檢測(cè)的高性能表現(xiàn)，可以大大提升不規(guī)則的缺陷識(shí)別率，提升整體系統(tǒng)的性能和速度。

　　2021年，著名的半導(dǎo)體設(shè)備企業(yè)AMAT便推出了基于大數(shù)據(jù)和人工智能的ExtractAI 。據(jù)了解，由應(yīng)用材料公司數(shù)據(jù)科學(xué)家開(kāi)發(fā)的ExtractAI技術(shù)解決了最艱巨的晶圓檢測(cè)問(wèn)題，即：從高端光學(xué)掃描儀產(chǎn)生的數(shù)百萬(wàn)個(gè)有害信號(hào)或“噪音”中，迅速且精確地辨別降低良率的缺陷。ExtractAI技術(shù)可將由光學(xué)檢測(cè)系統(tǒng)生成的大數(shù)據(jù)與可對(duì)特定良率信號(hào)進(jìn)行分類的電子束檢測(cè)系統(tǒng)進(jìn)行實(shí)時(shí)連接，從而推斷Enlight系統(tǒng)解決了所有晶圓圖的信號(hào)，將降低良率的缺陷與噪音區(qū)分開(kāi)來(lái)。ExtractAI技術(shù)能夠僅憑借對(duì)千分之一樣品的檢測(cè)，即可在晶圓缺陷圖上描繪所有潛在缺陷的特征。這樣就可以獲得一個(gè)可操作的已分類缺陷晶圓圖，有效提升半導(dǎo)體節(jié)點(diǎn)發(fā)展速度、爬坡和良率。人工智能技術(shù)在大規(guī)模量產(chǎn)期間能夠適應(yīng)和快速識(shí)別新的缺陷，隨著掃描晶圓數(shù)量的增多，其性能和效率也在逐步提升。

　　在電子束方面，KLA在其2020年推出的eSL10電子束圖案化晶圓缺陷檢查系統(tǒng)便導(dǎo)入深度學(xué)習(xí)算法，將人工智能系統(tǒng)運(yùn)用于其中。憑借其先進(jìn)的人工智能系統(tǒng)，eSL10能滿足IC制造商不斷發(fā)展的檢測(cè)要求，杜絕了對(duì)器件性能影響最關(guān)鍵的缺陷。

　　除了在制造環(huán)節(jié)的晶圓缺陷檢測(cè)外，AI技術(shù)也逐漸滲透到了封裝測(cè)試環(huán)節(jié)的缺陷檢測(cè)中。2020年，KLA推出了Kronos1190 晶圓級(jí)封裝檢測(cè)系統(tǒng)、ICOS F160XP 芯片分揀和檢測(cè)系統(tǒng)以及下一代的ICOS T3 / T7 系列封裝集成電路(IC)組件檢測(cè)及量測(cè)系統(tǒng)。新設(shè)備采用 AI 解決方案以提高良率和質(zhì)量并推動(dòng)半導(dǎo)體封裝創(chuàng)新。

　　總而言之，傳統(tǒng)上對(duì)光學(xué)和電子束缺陷圖像的檢測(cè)需要人工干預(yù)來(lái)驗(yàn)證缺陷類型。AI系統(tǒng)學(xué)習(xí)和適應(yīng)，能夠快速分類和識(shí)別缺陷，減少錯(cuò)誤，并且不會(huì)減緩生產(chǎn)速度。

　　04

　　工藝開(kāi)發(fā)與人工智能

　　隨著芯片從平面結(jié)構(gòu)向三維結(jié)構(gòu)等的升級(jí)，新器件新工藝推動(dòng)著材料創(chuàng)新，人工智能在數(shù)據(jù)分析、機(jī)器學(xué)習(xí)等方面的強(qiáng)大能力，能夠加速半導(dǎo)體工藝的開(kāi)發(fā)過(guò)程，從而顯著降低研發(fā)周期和成本。

　　目前英偉達(dá)開(kāi)發(fā)的cuLitho計(jì)算光刻庫(kù)已經(jīng)獲國(guó)際半導(dǎo)體設(shè)備、半導(dǎo)體制造廠等應(yīng)用，加速2納米制程的芯片設(shè)計(jì)和生產(chǎn)開(kāi)發(fā);泛林集團(tuán)(Lam Research)通過(guò)人工智能加速了深度晶硅刻蝕。

　　2023年，Lam集團(tuán)在《自然》上發(fā)表了一項(xiàng)研究，研究了在芯片制造工藝開(kāi)發(fā)中使用人工智能(AI)的潛力。

　　為了制造設(shè)計(jì)的每個(gè)芯片或晶體管，經(jīng)驗(yàn)豐富且技術(shù)嫻熟的工程師必須首先創(chuàng)建一個(gè)專門(mén)的配方，概述每個(gè)工藝步驟所需的特定參數(shù)和排列。在硅晶圓上構(gòu)建這些納米尺寸的器件需要數(shù)百個(gè)步驟。工藝步驟通常包括將材料薄層沉積到硅晶圓上并以原子級(jí)精度蝕刻掉多余材料的多個(gè)實(shí)例。半導(dǎo)體開(kāi)發(fā)的這一重要階段目前由人類工程師完成，主要使用他們的直覺(jué)和“試錯(cuò)”方法。由于芯片設(shè)計(jì)的每一個(gè)配方都是*的，并且有超過(guò) 100 萬(wàn)億種可能的選項(xiàng)可供整合，因此工藝開(kāi)發(fā)可能既費(fèi)力又耗時(shí)且成本高昂，從而越來(lái)越減慢實(shí)現(xiàn)下一個(gè)技術(shù)突破所需的時(shí)間。

　　在Lam的研究中，機(jī)器和人類參與者競(jìng)相以*的成本創(chuàng)建有針對(duì)性的工藝開(kāi)發(fā)配方，權(quán)衡了與測(cè)試批次、計(jì)量和管理費(fèi)用相關(guān)的各種因素。該研究得出的結(jié)論是，雖然人類擅長(zhǎng)解決具有挑戰(zhàn)性和開(kāi)箱即用的問(wèn)題，但混合人先、計(jì)算機(jī)后的策略可以幫助解決工藝開(kāi)發(fā)的繁瑣方面，并最終加速工藝工程創(chuàng)新。

　　未來(lái)智能集成電路制造將利用工廠中的連接性來(lái)推動(dòng)自動(dòng)化改進(jìn)。AI系統(tǒng)可以處理海量數(shù)據(jù)集，深入洞察趨勢(shì)和潛在偏差，并利用這些信息做出決策。