佳能光刻機突破2nm制程？

　　2023年12月25日，佳能半導(dǎo)體機器業(yè)務(wù)部長巖本和德表示，佳能采用納米壓印技術(shù)的光刻機有望生產(chǎn)2nm芯片，且成本可以降至傳統(tǒng)光刻設(shè)備的一半。在巖本和德發(fā)聲的4天以前，荷蘭半導(dǎo)體設(shè)備制造商ASML宣布，已向英特爾交付了全球首臺High NA(高數(shù)值孔徑)EUV(極紫外)光刻系統(tǒng)，支持2nm制程及以下工藝的芯片制造。

　　佳能的緊隨其后，頗有在聲勢上與ASML擺開擂臺的用意。佳能首席執(zhí)行官御手洗富士夫表示，納米壓印技術(shù)將為小型半導(dǎo)體制造商生產(chǎn)先進芯片開辟一條道路，使得生產(chǎn)先進芯片不再是少數(shù)半導(dǎo)體制造巨頭的游戲。但是誰敢用、誰會用，佳能目前亟需一個代表性客戶。

　　光刻機存在兩條技術(shù)路線之爭

　　同樣以2nm制程工藝為目標(biāo)，ASML與佳能卻提出了兩種不同的技術(shù)路徑。

　　自1958年美國德克薩斯公司利用光刻技術(shù)試制世界上第一塊平面集成電路以來，光刻技術(shù)已經(jīng)支撐了半導(dǎo)體60余年的發(fā)展。ASML作為全球光刻機巨頭，基于深厚的技術(shù)積累和長久的發(fā)展慣性，率先推出High NA(高數(shù)值孔徑)EUV(極紫外)光刻機，通過提升光刻機數(shù)值孔徑，增強芯片的制造精度、性能和穩(wěn)定性，將光刻技術(shù)延續(xù)到2nm及以下制程的應(yīng)用中。

　　佳能則另辟蹊徑，嘗試以納米壓印技術(shù)制造2nm芯片。巖本和德介紹稱：“納米壓印光刻技術(shù)是將刻有半導(dǎo)體電路圖的掩模壓印在晶圓上，只需一次壓印，就能在合適位置形成復(fù)雜的二維或三維電路，若改進掩模，甚至能生產(chǎn)電路線寬為2nm的產(chǎn)品。”

　　參考資料：《納米壓印光刻工藝及其制造設(shè)備》

　　具體來講，不同于傳統(tǒng)“投影”的光刻技術(shù)，納米壓印更類似于“印刷”。具體來看，納米壓印包括圖形壓印和圖形轉(zhuǎn)移兩個環(huán)節(jié)，先把柵極長度只有幾納米的電路刻在掩模上，再壓印在涂有光刻膠的晶圓上形成電路，最后通過熱壓或者UV光照的方式使圖案固化，只需一次壓印脫模就能制造更先進的高性能芯片。目前佳能的納米壓印技術(shù)能印制的圖案最小線寬為14nm，隨著掩模技術(shù)的改進，有望實現(xiàn)10nm的電路圖案，相當(dāng)于2nm工藝節(jié)點。

　　由于納米壓印技術(shù)只替代了光刻環(huán)節(jié)，與刻蝕、薄膜沉積等其他芯片制造工藝完全兼容，因此只需要引進規(guī)模更小的納米壓印設(shè)備，就能順利接入現(xiàn)有產(chǎn)業(yè)，既能降低設(shè)備成本和能耗，提高研發(fā)效率，也有助于減輕芯片制造商對EUV光刻機的依賴。

　　納米壓印技術(shù)優(yōu)勢還有待驗證

　　無疑，2nm芯片制造設(shè)備的突破為全球芯片制造商的激烈競爭增添了新變量。在尖端芯片制造設(shè)備的爭奪戰(zhàn)中，納米壓印技術(shù)能否成為EUV的“平替”還有待驗證。

　　事實上，佳能2014年就全力加碼納米壓印技術(shù)，收購了主攻納米壓印基礎(chǔ)技術(shù)研發(fā)的Molecular Imprints 股份有限公司。據(jù)了解，此前該公司就曾致力于用納米壓印技術(shù)完成32nm邏輯節(jié)點制造，但受制于生產(chǎn)效率、資金和良率等問題，進展不及預(yù)期。佳能完成收購后，將自身鏡頭技術(shù)與Molecular Imprints的曝光技術(shù)相結(jié)合，并與日本存儲芯片制造商鎧俠(Koxia)達成合作，近十年來共同研發(fā)納米壓印技術(shù)。2023年10月，佳能正式推出能夠制造尖端芯片的納米壓印設(shè)備FPA-1200NZ2C。

　　來源：佳能官網(wǎng)

　　然而，現(xiàn)實總是比理想“骨感”。從前端設(shè)計、后端制造到封裝測試，半導(dǎo)體產(chǎn)業(yè)鏈環(huán)環(huán)相扣。在制造設(shè)備上游的材料環(huán)節(jié)，光刻膠等所有材料都需要經(jīng)過嚴(yán)格匹配和長期調(diào)試;在產(chǎn)業(yè)鏈下游的應(yīng)用環(huán)節(jié)，設(shè)備廠商也需要與晶圓代工廠共同調(diào)試和磨合。對佳能的納米壓印技術(shù)而言，能否得到產(chǎn)業(yè)鏈上下游的技術(shù)驗證和認(rèn)可，是下一步發(fā)展的關(guān)鍵挑戰(zhàn)。

　　“半導(dǎo)體制造是一個非常長的產(chǎn)業(yè)鏈條，僅一項光刻技術(shù)或者納米壓印技術(shù)的突破，對整體的影響仍需在生產(chǎn)過程中檢驗。”半導(dǎo)體專家羅國昭告訴《中國電子報》記者：“在先進制程中，光刻技術(shù)一直面臨著多次曝光和定位精度的難題。雖然佳能的納米壓印技術(shù)在理論上解決了聚焦和衍射偏差的問題，并具有一次成型的優(yōu)勢，但這些理論優(yōu)勢能否在具體生產(chǎn)過程中兌現(xiàn)，還有待觀察。”

　　誰敢用？誰會用？是個問題

　　在2nm芯片制造設(shè)備的爭奪中，佳能投石問路，摸索前行，嘗試打開全新市場增量，但要想真正坐上牌桌，關(guān)鍵仍在于市場認(rèn)可。在羅國昭看來，在科技領(lǐng)域里有很多先進的技術(shù)和產(chǎn)品，最后的發(fā)展卻不如人意，重要的原因是沒有市場，或者是沒有形成產(chǎn)業(yè)鏈聯(lián)盟，這也是佳能目前面臨的挑戰(zhàn)。

　　客戶，是佳能納米壓印技術(shù)亟需打通的第一個節(jié)點。“ASML最近十幾年的快速崛起，與它的商業(yè)模式密切相關(guān)，ASML的主要客戶也是它的股東，比如三星、英特爾和臺積電。因此ASML的產(chǎn)品能率先得到應(yīng)用，客戶也會為ASML提供技術(shù)支持，這就奠定了ASML在尖端半導(dǎo)體用戶市場中的絕對優(yōu)勢。”羅國昭進一步向記者解釋，“目前佳能的納米壓印技術(shù)只是證明了其技術(shù)能力，但最難的地方是誰敢用、誰會用，佳能目前亟需一個代表性的客戶。”

　　佳能首席執(zhí)行官御手洗富士夫曾表示，該公司新的納米壓印技術(shù)將為小型半導(dǎo)體制造商生產(chǎn)先進芯片開辟一條道路，使得生產(chǎn)先進芯片不再是少數(shù)半導(dǎo)體制造巨頭的游戲。這或許是一條與ASML錯位競爭的路線。

　　如果納米壓印能讓先進制程變得“宜室宜家”，對于晶圓代工的市場格局和芯片技術(shù)的創(chuàng)新節(jié)奏，都會產(chǎn)生重要影響。但要做到這一點，佳能要解決的問題還有很多。