用RISC-V提升FPGA的可用性！今年FPGA技術(shù)大會(huì) 英特爾帶來(lái)的創(chuàng)新思考還有哪些

　　關(guān)于芯片行業(yè)，有一個(gè)靈魂拷問(wèn)：什么是推動(dòng)芯片發(fā)展的最根本動(dòng)力?這個(gè)問(wèn)題看起來(lái)是個(gè)送分題，答案絕大部分人都會(huì)脫口而出：摩爾定律。

　　每隔18-24個(gè)月，芯片上的晶體管數(shù)量就會(huì)增加一倍。但是，“晶體管數(shù)量本身并沒有太多意義，有意義的是如何把這些多出來(lái)的晶體管用起來(lái)”，芯片大神Jim Keller曾經(jīng)這樣說(shuō)過(guò)。所以晶體管數(shù)量的變化，其實(shí)反映著功耗、性能、面積、成本的變化。明確了這一點(diǎn)，就可以衍生出很多相關(guān)的推論，比如晶體管數(shù)量如果不變，芯片面積就會(huì)縮小一半、或者功耗縮減一半;面積如果不變，性能就會(huì)提升一倍，價(jià)格會(huì)降低一半，等等等等。

　　但是很多人也都在考慮另外一個(gè)問(wèn)題：摩爾定律究竟描述的是表象，還是本質(zhì)?上世紀(jì)六七十年代，戈登摩爾提出這個(gè)“定律”的時(shí)候，其實(shí)是在總結(jié)和描述芯片發(fā)展的規(guī)律。他的本意，并不是用這個(gè)規(guī)律來(lái)指導(dǎo)整個(gè)產(chǎn)業(yè)的發(fā)展。與其說(shuō)摩爾定律像個(gè)指揮千軍萬(wàn)馬的將軍，它更像是一面旗幟，代表了人們對(duì)于芯片產(chǎn)業(yè)不斷發(fā)展的信心。

　　那么，究竟什么是推動(dòng)芯片發(fā)展的根本動(dòng)力?

　　從本質(zhì)上來(lái)看，是需求。供需關(guān)系是經(jīng)濟(jì)學(xué)里最基礎(chǔ)的概念，芯片行業(yè)幾乎所有大大小小的創(chuàng)新與進(jìn)步，其實(shí)都是基于需求的驅(qū)動(dòng)。拿FPGA來(lái)舉例，我們一直說(shuō)它是延續(xù)摩爾定律最好的例子。并不是因?yàn)镕PGA在盲目增加晶體管數(shù)量，而是它根據(jù)不同的需求，很好的把這些額外的晶體管利用起來(lái)了。

　　FPGA從最早期的邏輯驗(yàn)證芯片，發(fā)展到網(wǎng)絡(luò)通信設(shè)備中的重要組成部分，再發(fā)展到今天數(shù)據(jù)中心里的核心單元，這個(gè)過(guò)程就是在不斷發(fā)現(xiàn)需求、滿足需求、創(chuàng)造需求的循環(huán)。

　　2021年12月7號(hào)-10號(hào)，英特爾舉行了2021英特爾 FPGA技術(shù)大會(huì)，并且分享了很多FPGA技術(shù)與產(chǎn)品的最新進(jìn)展。從這次的活動(dòng)里，我們就能非常清楚的看到，需求如何改變了FPGA芯片發(fā)展的軌跡。我們接下來(lái)就一個(gè)一個(gè)的說(shuō)。

　　1、FPGA的新作用

　　提到FPGA的用途，很多人還停留在原型驗(yàn)證和硬件仿真上，這未免有些一葉障目了。撥開眼前這片樹葉，你會(huì)發(fā)現(xiàn)FPGA已經(jīng)用在太多地方了。用英特爾公司副總裁，F(xiàn)PGA 和電源產(chǎn)品事業(yè)部、數(shù)據(jù)中心和人工智能事業(yè)部、可編程解決方案事業(yè)部總經(jīng)理Patrick Dorsey的話說(shuō)，F(xiàn)PGA可以用來(lái)加速云、端、及其中間的全部應(yīng)用。

　　這就是FPGA的現(xiàn)狀，遠(yuǎn)遠(yuǎn)不止原型驗(yàn)證，也遠(yuǎn)不止網(wǎng)絡(luò)通信，而是作為高吞吐量、高能耗比的硬件加速單元，去加速你能想到的所有應(yīng)用。當(dāng)然，F(xiàn)PGA只是整個(gè)鏈條中的一個(gè)環(huán)節(jié)。如果從更高的高度往下看，英特爾的另外一句很有名的口號(hào)，就很好的概括了所有需求：“移動(dòng)更快、存儲(chǔ)更多、處理一切。Move fast, Store more, Process everything.”

　　為了滿足這樣的需求，必然不能通過(guò)一種架構(gòu)、一種產(chǎn)品、一種方案來(lái)實(shí)現(xiàn)。我們需要芯片、需要板卡、需要IP、需要開發(fā)軟件，也需要健康的生態(tài)，這些都是FPGA不斷進(jìn)化的方向。

　　2、Agilex FPGA的新提升

　　如果穿越回N年前(N大于等于5)，給當(dāng)時(shí)的工程師說(shuō)FPGA現(xiàn)在長(zhǎng)這樣，估計(jì)絕大部分人都會(huì)驚掉下巴。特別是Agilex FPGA，更是和傳統(tǒng)的FPGA架構(gòu)有著巨大差別。

　　Agilex這個(gè)名稱源于Agile(敏捷)和Flexible(靈活)的合二為一。相比于其他指標(biāo)，比如性能、功耗、成本，Agile + Fexible這兩點(diǎn)才是業(yè)界對(duì)現(xiàn)代FPGA的最迫切需求。

　　也就是說(shuō)，人們不僅需要一個(gè)高吞吐量、高帶寬、高邏輯單元的性能猛獸，更需要一個(gè)靈活性強(qiáng)、適用性廣，開發(fā)簡(jiǎn)單高效的器件。只有這樣，才能更好的履行“硬件加速器”的職責(zé)，才能符合前面說(shuō)的大方向：移動(dòng)更快、存儲(chǔ)更多、處理一切。

　　從架構(gòu)和技術(shù)的角度詳細(xì)分析Agilex的改進(jìn)與提升，總結(jié)起來(lái)主要有6個(gè)主要方面：

　　1、全新的芯片布局

　　2、新一代HyperFlex寄存器架構(gòu)

　　3、多樣的時(shí)序優(yōu)化方法

　　4、英特爾10納米SuperFin工藝

　　5、系統(tǒng)級(jí)3D芯片

　　6、更靈活的DSP和布線微架構(gòu)

　　舉例來(lái)說(shuō)，Agilex的芯片布局進(jìn)行了大修，把通用I/O、存儲(chǔ)器I/O、SRAM等等單元都移到了芯片的上下兩端。原本這些單元都在芯片中間按列分布，這會(huì)把芯片分割成很多個(gè)小的設(shè)計(jì)區(qū)域，容易造成布線擁堵和延時(shí)。Agilex的新型芯片布局，就從根本上規(guī)避了這些問(wèn)題，從而加速設(shè)計(jì)的時(shí)序收斂。

　　另外一個(gè)例子就是Agilex的HyperFlex寄存器架構(gòu)。這種結(jié)構(gòu)從Stratix10 FPGA里首次獲得采用，到Agilex已經(jīng)發(fā)展到了第二代。事實(shí)上，HyperFlex的想法是非常理想的，也就是在FPGA的布線資源上插入很多小寄存器，可以將時(shí)序路徑分割成更小的部分，從而極大提升系統(tǒng)的工作頻率。

　　但是這種方案實(shí)施起來(lái)，就遇到很多問(wèn)題。比如HyperFlex寄存器本身會(huì)引入額外的延時(shí)，每個(gè)小寄存器的扇出數(shù)量，也會(huì)對(duì)系統(tǒng)性能造成負(fù)面影響。另外加入了這么多額外的單元，又對(duì)設(shè)計(jì)軟件的自動(dòng)化算法提出了挑戰(zhàn)。其實(shí)，這些問(wèn)題很多都在Stratix10里真實(shí)存在。

　　也就是說(shuō)，HyperFlex的思路沒錯(cuò)，但是實(shí)施方式出現(xiàn)了問(wèn)題。所以，Agilex改進(jìn)了Stratix10里第一代HyperFlex的設(shè)計(jì)缺陷，從原本更寬的多扇出設(shè)計(jì)，改成了現(xiàn)在更窄的少扇出設(shè)計(jì)，同時(shí)簡(jiǎn)化了HyperFlex寄存器本身的設(shè)計(jì)，減少了旁路延時(shí)。FPGA的基本組成單元ALM，也進(jìn)行了重新設(shè)計(jì)，單獨(dú)增加了額外的輸出端口，可以直連HyperFlex寄存器。這些優(yōu)化設(shè)計(jì)，都讓Agilex的性能取得了大幅提升。根據(jù)英特爾的數(shù)據(jù)，僅是HyperFlex相關(guān)的改進(jìn)，就將延時(shí)降低了超過(guò)20%。

　　當(dāng)然還值得一提的是Agilex的制造工藝。它采用了英特爾的10納米SuperFin工藝。它比英特爾的基礎(chǔ)10納米工藝取得了進(jìn)一步提升。相比14納米的Stratix10，Agilex更是取得了平均50%的性能提升、以及高達(dá)40%的功耗降低。

　　和賽靈思的7納米旗艦產(chǎn)品Versal相比，Agilex也可以取得1.42倍的性能提升，以及超過(guò)30瓦的功耗降低。

　　那么，什么是驅(qū)動(dòng)這些提升的根本動(dòng)力?就是數(shù)據(jù)中心對(duì)算力的需求、是邊緣計(jì)算對(duì)延時(shí)的需求、是各種數(shù)據(jù)和應(yīng)用對(duì)存儲(chǔ)容量、數(shù)據(jù)傳輸速度的需求。

　　歸根到底，都是各種需求。于是，F(xiàn)PGA上集成了更多晶體管、更多IP、更強(qiáng)大的收發(fā)器，原本的架構(gòu)不夠用，就設(shè)計(jì)新的架構(gòu)，更好的利用這些多出來(lái)的晶體管。

　　所有這些，又會(huì)進(jìn)一步延續(xù)摩爾定律的發(fā)展。

　　3、如何編程FPGA

　　還想簡(jiǎn)單說(shuō)說(shuō)FPGA的編程方法。基于RTL的設(shè)計(jì)仍然是開發(fā)FPGA的主流手段，但是更多高層次開發(fā)方法也在不斷發(fā)展。

　　Quartus軟件變的越來(lái)越智能，它不再把所有芯片一視同仁，也不再把芯片上的所有位置和部分一視同仁，而是根據(jù)大量的測(cè)試數(shù)據(jù)，分區(qū)域進(jìn)行功耗和時(shí)序的優(yōu)化。把更長(zhǎng)的時(shí)序路徑，放在更快的區(qū)域，把不那么長(zhǎng)的路徑，放在稍微慢一點(diǎn)的位置，從而實(shí)現(xiàn)整體的優(yōu)化提升。

　　這些技術(shù)進(jìn)步，說(shuō)起來(lái)就寥寥幾句，但實(shí)現(xiàn)起來(lái)又何其復(fù)雜。只有能用起來(lái)的芯片，才有價(jià)值。EDA軟件一直是FPGA廠商“皇冠上的明珠”，因?yàn)樗�的使命就是讓芯片更好用�?/p>

　　為了提升可用性，英特爾又把RISC-V放到了FPGA里，提出了名叫Nios V的軟核處理器。它有5級(jí)流水線和AXI4接口，比之前的NiosII處理器性能提升了5倍。但更重要的是，用戶可以直接基于RISC-V生態(tài)進(jìn)行軟件開發(fā)，而不需要額外學(xué)習(xí)Nios了，這才是Nios V的最大意義。

　　結(jié)語(yǔ)

　　現(xiàn)在或許是從事FPGA行業(yè)最好的時(shí)代，不管是FPGA芯片本身，還是FPGA的應(yīng)用，都有太多新的機(jī)會(huì)。我們完全不必糾結(jié)摩爾定律是否已經(jīng)臨近終結(jié)，只要需求還在，技術(shù)的進(jìn)步就不會(huì)停息。

　　英特爾FPGA線上技術(shù)大會(huì)(12月7~10）正在進(jìn)行，歡迎前往英特爾FPGA技術(shù)大會(huì)官網(wǎng)注冊(cè)報(bào)名。