財(cái)報(bào)前瞻 | 產(chǎn)品不及預(yù)期競品飛速追趕，臺積電遇上了大麻煩？

　　摘要：被許多牛人視為神圣的臺積電的工藝領(lǐng)先優(yōu)勢將很快結(jié)束。

　　去年，我一直在詳細(xì)介紹臺積電(紐約證券交易所代碼：TSM)的絕唱(最初的跡象可以追溯到更遠(yuǎn))，因?yàn)榕_積電在遵循摩爾定律方面的進(jìn)展似乎與英特爾(納斯達(dá)克股票代碼：INTC )類似) 回到 10nm。

　　在我看來，隨著最新信息的披露，臺積電在 10nm 工藝上將經(jīng)歷與英特爾類似的五年“黑暗時(shí)代”，現(xiàn)在有很多危險(xiǎn)信號，臺積電的制程領(lǐng)導(dǎo)地位現(xiàn)在已經(jīng)完全站不住腳。

　　這在不久前是完全不可想象的，證明臺積電的技術(shù)地位正在迅速惡化。投資者應(yīng)該意識到，臺積電很快將不再是他們可能仍然認(rèn)為自己正在投資的行業(yè)領(lǐng)導(dǎo)者。到那時(shí)，只有慣性——以及競爭對手快速建立新晶圓廠的能力——才能讓臺積電繼續(xù)前進(jìn)。盡管如此，我預(yù)計(jì)客戶很快就會(huì)對臺積電缺乏進(jìn)展感到不滿，這使英特爾成為無可爭議的受益者。

　　臺積電的低預(yù)期

　　摩爾定律指出，芯片上的晶體管數(shù)量應(yīng)每兩年翻一番，半個(gè)多世紀(jì)以來，它一直是衡量半導(dǎo)體進(jìn)步的金蠟燭。由于芯片尺寸大致保持不變，這實(shí)際上意味著晶體管密度(即針對相同面積歸一化的晶體管數(shù)量)應(yīng)該每兩年翻一番。

　　在這方面已經(jīng)普及的度量標(biāo)準(zhǔn)是 MTr/mm2(每平方毫米數(shù)百萬個(gè)晶體管)，為方便起見，將進(jìn)一步縮寫為簡單的 MT。比如Intel的10nm(改名為Intel 7)的密度是100MTr/mm2，或者干脆是100MT。

　　1、N5差于預(yù)期

　　雖然 N5 作為臺積電在 2018 年從英特爾手中奪取制程領(lǐng)先地位的 N7 的繼任者，在 2020 年推出的蘋果( AAPL )A14中延續(xù)了臺積電的領(lǐng)導(dǎo)地位，但迄今為止，臺積電對實(shí)際工藝規(guī)格仍然非常模糊，此外說 N5 與 N7 相比縮小了 1.8 倍(略低于 2 倍基準(zhǔn)，但符合臺積電每個(gè)節(jié)點(diǎn)的平均縮小)。這讓很多人得出結(jié)論，N5 的邏輯密度達(dá)到了 171MT 甚至更高，遠(yuǎn)超 Intel 最先進(jìn)的 10nm/7 工藝的 100MT。

　　然而，Angstronomics基于實(shí)際測量的新分析表明，情況并非如此。雖然在 2020 年蘋果公司報(bào)告 A14 的晶體管數(shù)量時(shí)，N5 沒有實(shí)現(xiàn)預(yù)期縮小的第一個(gè)暗示已經(jīng)浮出水面，但實(shí)際的晶體管測量提供了確鑿的證據(jù)，即 N5 實(shí)際上只實(shí)現(xiàn)了 1.52 倍的縮小。

　　對于投資者來說，這應(yīng)該是一個(gè)危險(xiǎn)信號。

　　2、N3也比預(yù)期差

　　正如投資者所知，積累財(cái)富的關(guān)鍵是復(fù)合回報(bào)。然而，反過來也是正確的：以較低的復(fù)合年增長率進(jìn)行復(fù)利將顯著降低累積長期回報(bào)。

　　因此，鑒于 N5 帶來的收縮低于預(yù)期，這會(huì)流向 N3，因此也提供低于預(yù)期的密度。例如，幾年前曾預(yù)計(jì) N3 將提供約 300 公噸的密度。然而，上述信息得出的新(初步)密度估計(jì)僅為 215 公噸。

　　雖然較低的密度肯定會(huì)降低節(jié)點(diǎn)的絕對競爭力，但最終重要的是相對競爭力，例如英特爾此后也推遲了其 7nm 節(jié)點(diǎn)(更名為英特爾 4)。

　　在這方面，最近英特爾在一次會(huì)議上透露了相當(dāng)多的信息。最令人驚訝的是，英特爾 4 基本上已淪為一個(gè)權(quán)宜之計(jì)節(jié)點(diǎn)，只有一個(gè)高性能邏輯庫。作為比較，以前的節(jié)點(diǎn)具有三個(gè)庫以及更多功能，例如 I/O 和模擬。

　　因此，盡管 Intel 4 提供了 2 倍的擴(kuò)展(因?yàn)?CPU 大量使用高性能庫)，但節(jié)點(diǎn)的理論最大密度(本文的主題)僅為 123MT。因此，直到 2024 年初的 Intel 3，Intel 才會(huì)再次實(shí)現(xiàn)密度的重大飛躍。根據(jù)我的分析，2-1 庫(數(shù)字代表每個(gè)PMOS 和 NMOS 晶體管的鰭片數(shù)量)應(yīng)該提供大約 200MT 的密度，而 1-1 庫可以提供超過 230MT 的密度，超過 TSMC 的 N3。雖然 TMSC 正在開發(fā)更高密度的 N3S 節(jié)點(diǎn)，但它的精確時(shí)間尚不清楚。

　　為了完整起見，請注意，目前這只是猜測，因?yàn)橛⑻貭柹踔吝�沒有正式確認(rèn)英特爾 3 將有一個(gè)高清庫，只是說它將有一個(gè)“更高密度的惠普庫”。盡管如此，英特爾的每個(gè) FinFET 節(jié)點(diǎn)(從 22nm 開始)都有一個(gè)高清庫，如果英特爾3 沒有一個(gè)高清庫，這將是令人驚訝的，特別是因?yàn)橛⑻貭?3 也是針對英特爾代工服務(wù)客戶的。

　　另外，我對2-1或1-1 fin庫的猜測是在臺積電宣布自己的N3 2-1庫之前做出的，而N3S很可能是1-1庫;這驗(yàn)證了 2-1 庫是合理的�？傊�，2-1 庫將使英特爾在鰭片數(shù)量和整體晶體管密度方面基本上與臺積電相當(dāng)(英特爾 3 大約為 200 噸，而 N3 大約為 215 噸)。盡管英特爾在上市時(shí)間方面會(huì)晚一年。

　　我在 2020 年的初步分析表明，英特爾 4(當(dāng)時(shí)稱為 7nm)在晶體管密度方面將落在 N5 和 N3 之間。但是，根據(jù)目前的信息，僅考慮 HP(高性能)庫時(shí)，Intel 4 實(shí)際上似乎比 N5 更接近 N3，而由于缺少 HD(高密度)庫，Intel 4 在最大密度方面明顯落后。因此，直到英特爾 3，即英特爾 4(和 N3)一年后，英特爾才會(huì)推出新的高清庫。不過，與 HP 庫的情況類似，Intel 3 HD 庫實(shí)際上應(yīng)該與 N3 差不多。

　　3、N2 也比預(yù)期的差

　　英特爾 3 不僅比之前預(yù)期的更接近臺積電 N3，而且 N2 也一直在違背預(yù)期的下行空間。如前所述，N2 的時(shí)間安排使該節(jié)點(diǎn)比 N3 的節(jié)奏慢了 3 年，而 N3 本身已經(jīng)處于相對緩慢的 2.5 年節(jié)奏，同時(shí)也帶來了約 1.55 倍的平庸收縮。

　　但血腥屠殺仍在繼續(xù)。臺積電最近在其技術(shù)研討會(huì)上提供了更多關(guān)于 N2 的信息，而且非常糟糕。臺積電表示，預(yù)計(jì) N2 將帶來“1.1 倍”的縮小。這個(gè)數(shù)字是基于 50% 邏輯、30% SRAM 和 20% 模擬的芯片組成。即使假設(shè) SRAM 和模擬根本不縮小，那么邏輯縮放比例應(yīng)該在 20-30% 左右(除非 TSMC 出于某種原因顯著降低了 >1.1 倍的數(shù)字)。

　　最終，這意味著在 2026 年 N2 投放市場時(shí)，臺積電將提供人們直到最近才真正期待 2023 年 N3 的晶體管密度。

　　擴(kuò)展趨勢與英特爾

　　如果以上聽起來臺積電不會(huì)有競爭力而失去領(lǐng)導(dǎo)地位，這似乎是正確的。雖然如上所述還沒有官方確認(rèn)，但 Bob Swan 在 2019 年底曾表示 7nm(英特爾 4/3)和 5nm(20A/18A)都將實(shí)現(xiàn) 2 倍的縮小。

　　從那以后，英特爾進(jìn)一步表示，它可以在超過 20A/18A 的節(jié)點(diǎn)上實(shí)現(xiàn) 40-100% 的密度進(jìn)一步增加。從表面上看，這意味著到 2025 年初，英特爾可能會(huì)提供 400 噸的晶體管密度，到 2026 年將達(dá)到 800 噸。從上面的討論中，N2 幾乎完全沒有規(guī)模化意味著臺積電在 2026 年甚至可能很難達(dá)到 300 噸。

　　這意味著，在最壞的情況下，到 2026 年，英特爾的晶體管密度可能是臺積電的 3 倍。這將是一個(gè)令人震驚且非常迅速的消亡。

　　總體而言，從 N5 到 N3 再到 N2(時(shí)間是從 Q3'20 到 Q2'26)，臺積電將在 6 年內(nèi)實(shí)現(xiàn)約 2 倍的擴(kuò)展，復(fù)合年增長率為 13%。相比之下，從英特爾 4 到 3 到 20A 到 18A 到 14A(時(shí)間是從 23 年第二季度到 26 年第四季度)，英特爾將在 3.5 年內(nèi)實(shí)現(xiàn)約 6.5 倍的擴(kuò)展。

　　需要明確的是，對于臺積電來說，直到 N3 的數(shù)字基本得到確認(rèn)，而根據(jù)臺積電本身的說法，所討論的 N2 僅代表輕微的收縮(>1.1x”)。對于英特爾來說，直到英特爾 4 的數(shù)字得到確認(rèn)，而英特爾 3 假定英特爾 7 縮小了 2 倍，英特爾 18A 假定英特爾 3 縮小了 2 倍。此信息來自 Bob Swan 在 2019 年談到“7nm”和“5nm”時(shí)“縮小。顯然，其中一些目標(biāo)可能在過去三年中發(fā)生了變化。

　　最后，2026 年的 14A 節(jié)點(diǎn)假設(shè)再縮小 2 倍。這個(gè)節(jié)點(diǎn)也有一些假設(shè)，盡管總體假設(shè)是英特爾將簡單地以繼續(xù)遵循摩爾定律為目標(biāo)。例如，2021 年 10 月 Pat Gelsinger 表示，結(jié)合英特爾的 3D 封裝，他預(yù)計(jì)未來十年英特爾的發(fā)展速度將超過摩爾定律。特別是，假設(shè)該節(jié)點(diǎn)引入了英特爾在 2021 年 12 月披露的“CFET”晶體管架構(gòu)，并評論說這可以實(shí)現(xiàn) 30-50% 的縮小。雖然此處假設(shè)的 50% 縮小(2 倍密度)處于該范圍的高端，但即使 14A 實(shí)現(xiàn)了 0% 的縮小，英特爾仍將保持其領(lǐng)先地位。

　　英特爾為自己設(shè)定的目標(biāo)是繼續(xù)摩爾定律，每個(gè)節(jié)點(diǎn)(每兩年)將晶體管密度提高 2 倍。為了重新奪回制程領(lǐng)先地位，英特爾正在通過將節(jié)奏加速至 20A(這兩個(gè)節(jié)點(diǎn)之間僅相差 18 個(gè)月左右)來彌補(bǔ)英特爾 4 的延遲。

　　另一方面，臺積電在 N5(~1.5 倍)開始顯著減緩其密度擴(kuò)展并在 N2(估計(jì)為~1.25 倍)接近停滯，同時(shí)在 N3 和 3 也顯著放緩至 2.5年才能達(dá)到 N2。

　　風(fēng)險(xiǎn)及注意事項(xiàng)

　　正如英特爾披露的英特爾 4 所表明的那樣，主要困難在于工藝技術(shù)和實(shí)際芯片通常由幾個(gè)不同的“單元庫”組成，每個(gè)單元庫在性能、功率和面積 (PPA) 方面都有不同的權(quán)衡。

　　首先，這意味著本文的討論有點(diǎn)學(xué)術(shù)性。例如，英特爾(在大多數(shù)情況下)一開始甚至沒有為其 CPU 使用 100MT HD 庫，因?yàn)?CPU 旨在達(dá)到盡可能高的時(shí)鐘速度(性能)。盡管如此，正如上面引用的 Angstronomics 文章所示，理論和實(shí)際實(shí)現(xiàn)的晶體管密度之間仍然存在很強(qiáng)的相關(guān)性。舉個(gè)假設(shè)的例子，如果 Intel 3 和 TSMC N3 的密度都在 210MT 左右，那么在這兩種工藝上制造的 Apple SoC 應(yīng)該會(huì)產(chǎn)生大致相同的芯片尺寸。

　　其次，更重要的是，不同的庫可能會(huì)在節(jié)點(diǎn)之間實(shí)現(xiàn)不同的收縮。在這種情況下，雖然英特爾已經(jīng)詳細(xì)說明了英特爾 4 HP 庫是如何實(shí)現(xiàn) 2 倍縮小的，但還不能肯定地說這將如何轉(zhuǎn)化為英特爾 3 的高清庫。事實(shí)上，英特爾 4 節(jié)點(diǎn)并沒有甚至一開始就有一個(gè)高清庫。這種實(shí)踐上的變化也為 20A 和 18A 引入了一些問號。雖然，由于 18A 的引入，與英特爾 3 的一整年相比，該節(jié)點(diǎn)將比 20A 落后大約半年(與英特爾 4 相比)。

　　因此，英特爾在 2024 年和 2026 年可能達(dá)到 400MT 和 800MT 的密度的推斷并不確定，因此可能需要修改(如果當(dāng)年沒有高清庫可用)。盡管如此，由于臺積電提供的信息暗示它將在 2023 年達(dá)到 215 噸，在 2026 年達(dá)到 270 噸左右，因此英特爾重新獲得晶體管密度領(lǐng)先地位的安全邊際似乎非常大，即使英特爾的密度低于目前的預(yù)期。

　　最后一個(gè)風(fēng)險(xiǎn)是更多的心理風(fēng)險(xiǎn)。回到 14nm 左右，英特爾不斷對其晶體管密度的領(lǐng)先地位大肆宣傳。相比之下，目前英特爾管理層仍然對重新獲得晶體管密度領(lǐng)先地位一無所獲。英特爾唯一聲稱的是，到 2025 年它將重新獲得每瓦工藝性能的領(lǐng)先地位。人們會(huì)假設(shè)英特爾管理層會(huì)在屋頂上尖叫(就像它最初在 14/10nm 所做的那樣)，如果它真的能獲得材料優(yōu)勢超過臺積電(如本文所述)。如前所述，英特爾根本沒有談?wù)摼�體管密度這一事實(shí)可能會(huì)導(dǎo)致一些謹(jǐn)慎。

　　如上所述，假設(shè)英特爾即將推出的所有產(chǎn)品都縮水 2 倍的驗(yàn)證來自前首席執(zhí)行官 Bob Swan 在 2019 年的評論，以及 Pat Gelsinger 的聲明，即未來十年它將遵循摩爾定律。如前所述，臺積電落后的一個(gè)原因可能是在開發(fā)環(huán)柵晶體管方面遇到了麻煩。

　　投資者建議

　　我目前認(rèn)為臺積電的制程領(lǐng)導(dǎo)地位正在崩潰，比任何人(包括我自己)之前預(yù)期的都要嚴(yán)重。

　　首先，實(shí)際測量證實(shí) N5 的密度至少比之前在技術(shù)出版物中報(bào)道的密度低 20%(~1.25 倍)。其次，由于復(fù)合定律，這意味著 N3 的密度也低于之前的預(yù)期。這反過來意味著英特爾 3 可能幾乎與 N3 相匹敵。第三，雖然英特爾將在 6 個(gè)月和 12 個(gè)月內(nèi)分別以 20A 和 18A 跟進(jìn)英特爾 3，但臺積電已將 N2 置于 36 個(gè)月的長周期中。此外，臺積電的最新披露表明，邏輯晶體管密度將增加不到 30%。

　　從這個(gè)意義上說，英特爾的追趕將類似于臺積電最初是如何獲得其工藝領(lǐng)導(dǎo)地位的：只需(幾乎)遵循摩爾定律，而其他公司則面臨著大大減緩它們的問題。

　　這最終意味著臺積電將以難以置信的速度和驚人的數(shù)量失去其密度領(lǐng)導(dǎo)地位。英特爾將在 2024 年初憑借英特爾 3 幾乎趕上 N3，在明年以 20A/18A 實(shí)現(xiàn)近 2 倍的領(lǐng)先地位，然后到 2026 年底將其領(lǐng)先地位進(jìn)一步提升至 3 倍。

　　文|美股研究社(ID:meigushe)