三星 1.4nm 工藝細節(jié)首次曝光，納米片數(shù)量增加到 4 個

　　11 月 1 日消息，根據(jù) DigiTimes 報道，Samsung Foundry 副總裁 Jeong Gi-Tae 透露，三星即將推出 SF1.4(1.4 nm)工藝中，納米片(nanosheets)的數(shù)量從 3 個增加到 4 個，有望明顯改善性能和功耗。

　　三星正在尋求擴大其在 Gate-All-Around (GAA) 平臺方面的領先地位，在推出基于 GAA 的 SF3E 之后，計劃 2027 年上線 SF1.4(1.4nm)工藝，通過增加納米片數(shù)量進一步改善工藝。

　　每個晶體管增加納米片數(shù)量，可以增強驅動電流，從而提高性能，更多的納米片允許更多的電流流過晶體管，從而增強其開關能力和運行速度。

　　此外，更多的納米片可以更好地控制電流，這有助于減少漏電流，從而降低功耗。此外，改進的電流控制還意味著晶體管產(chǎn)生的熱量更少，從而提高了功率效率。

　　IT之家此前報道，三星還計劃在 1.4nm 工藝中采用背部供電(BSPDN)技術，旨在更好地挖掘晶圓背面空間的潛力，但至今仍未在全球范圍內實施。

　　雖然目前半導體行業(yè)已不再使用柵極長度和金屬半節(jié)距來為技術節(jié)點進行系統(tǒng)命名，但毫無疑問目前的工藝技術也是數(shù)字越小越先進。

　　隨著半導體工藝微縮路線不斷地向前發(fā)展，集成電路內電路與電路間的距離也不斷縮窄，從而對彼此產(chǎn)生干擾，而 BSPDN 技術則可以克服這一限制，這是因為我們可以利用晶圓背面來構建供電路線，以分隔電路和電源空間。