三星將推出先進(jìn)的 3D AI 芯片封裝技術(shù) SAINT 與臺積電競爭

　　三星電子計(jì)劃于明年推出一項(xiàng)先進(jìn)的三維(3D)芯片封裝技術(shù)，以與代工龍頭臺積電(TSMC)展開競爭。

　　總部位于韓國水原市的這家芯片制造商將使用該技術(shù)——SAINT(Samsung Advanced Interconnection Technology，三星高級互連技術(shù))——來集成高性能芯片所需的存儲器和處理器，包括 AI 芯片，并大幅減小其尺寸。

　　根據(jù)熟悉情況的人士透露，三星計(jì)劃在 SAINT 品牌下推出三種技術(shù)——SAINT S，垂直堆疊 SRAM 存儲芯片和 CPU;SAINT D，涉及處理器(如 CPU 和 GPU)和 DRAM 存儲器的垂直封裝;以及 SAINT L，堆疊應(yīng)用處理器(APs)。

　　目前的 2.5D 封裝技術(shù)在大多數(shù)情況下是將不同類型的芯片橫向并排組裝。

　　三星的一些新技術(shù)，包括 SAINT S，已經(jīng)通過了驗(yàn)證測試。然而，三星計(jì)劃在與客戶進(jìn)行進(jìn)一步測試后，明年推出其商業(yè)服務(wù)。

　　封裝是半導(dǎo)體制造的最后步驟之一，它將芯片放置在保護(hù)殼中以防腐蝕，并提供接口以組合和連接已制造的芯片。

　　領(lǐng)先的芯片制造商如臺積電、三星和英特爾公司正在激烈競爭先進(jìn)封裝技術(shù)，該技術(shù)集成不同的半導(dǎo)體或垂直連接多個(gè)芯片。先進(jìn)封裝技術(shù)允許將多個(gè)設(shè)備合并并作為單一電子設(shè)備進(jìn)行封裝。

　　封裝技術(shù)可以在不縮小納米尺寸的情況下通過超精細(xì)加工提高半導(dǎo)體性能，這在技術(shù)上具有挑戰(zhàn)性且需要更多時(shí)間。

　　據(jù)咨詢公司 Yole Intelligence 預(yù)測，全球先進(jìn)芯片封裝市場預(yù)計(jì)將從 2022 年的 443 億美元增長到 2027 年的 660 億美元。在 660 億美元中，3D 封裝預(yù)計(jì)將占大約四分之一，即 150 億美元。

　　臺積電：當(dāng)前 3D 封裝領(lǐng)域的領(lǐng)導(dǎo)者

　　臺積電是當(dāng)前 3D 封裝領(lǐng)域的領(lǐng)導(dǎo)者，隨著生成式 AI(例如 ChatGPT)等對能夠快速處理大量數(shù)據(jù)的半導(dǎo)體的需求不斷增長，這項(xiàng)技術(shù)正在迅速增長。

　　目前行業(yè)的主流是 2.5D 封裝，它將芯片盡可能地靠近放置以減少數(shù)據(jù)瓶頸。

　　全球第一大代工芯片制造商臺積電也是全球先進(jìn)封裝市場的領(lǐng)導(dǎo)者，擁有十年歷史的 2.5D 封裝技術(shù)。

　　臺積電正在大量投資測試和升級其 3D 芯片間堆疊技術(shù) SoIC，其客戶包括蘋果公司和英偉達(dá)公司。臺積電在 7 月表示，將投資 900 億新臺幣(約 29 億美元)在建立一個(gè)新的先進(jìn)封裝工廠。

　　本月早些時(shí)候，聯(lián)華電子公司(UMC)，世界第三大代工廠商，推出了其晶圓對晶圓(W2W)3D IC 項(xiàng)目，以為其客戶提供使用硅堆疊技術(shù)高效集成存儲器和處理器的尖端解決方案。

　　UMC 表示，其 W2W 3D IC 項(xiàng)目與封裝公司如 ASE、Winbond、Faraday 和 Cadence Design Systems 合作，是一項(xiàng)雄心勃勃的計(jì)劃，旨在利用 3D 芯片集成技術(shù)滿足邊緣 AI 應(yīng)用的特定需求。

　　英特爾使用其下一代 3D 芯片封裝技術(shù) Foveros 制造先進(jìn)芯片。

　　三星的芯片封裝路線圖

　　作為世界第二大代工公司，三星自 2021 年推出其 2.5D 封裝技術(shù) H-Cube 以來，一直在加速其芯片封裝技術(shù)的發(fā)展。

　　2.5D 封裝技術(shù)允許邏輯芯片或高帶寬存儲器(HBM)堆疊在硅互連器上方，具有較小的尺寸，三星表示。

　　該韓國公司在 4 月份表示，它正在提供封裝一站式服務(wù)，處理從芯片生產(chǎn)到封裝和測試的整個(gè)過程。

　　三星的新 SAINT 技術(shù)旨在提高數(shù)據(jù)中心和移動(dòng) APs 中 AI 芯片的性能，這些 APs 具有設(shè)備內(nèi) AI 功能，消息人士表示。