JEDEC 與 OCP 推出全新 Chiplet 設計套件，涵蓋組裝、基板、材料及測試四大模塊

　　2 月 28 日消息，開放計算項目(OCP)，與 JEDEC 固態(tài)存儲協(xié)會今日宣布推出全新 Chiplet 設計套件，可與現(xiàn)有的 EDA 工具搭配使用，涵蓋組裝、基板、材料及測試四大模塊。

　　該套件深度集成至 JEDEC JEP30 標準，為異構芯粒(IT之家注：即 Chiplet)的系統(tǒng)級封裝(SiP)設計與制造提供標準化工具鏈，標志著開放芯片經(jīng)濟邁入可編程化協(xié)作新階段。

　　組裝設計套件

　　標準化規(guī)則：定義幾何形狀、層疊結構、互連方案及封裝工藝的公差標準

　　核心價值：解決不同制程 / 廠商芯粒的物理兼容性問題，降低集成復雜度

　　基板設計套件

　　跨工藝適配：支持 2.5D 中介層、3D 堆疊等先進封裝技術

　　性能優(yōu)化：通過互連密度與信號完整性模型，提升基板布線效率

　　材料設計套件

　　關鍵參數(shù)：定義介電常數(shù)、導熱系數(shù)、機械強度等材料屬性評估框架

　　應用場景：覆蓋基板、再分布層(RDL)、熱界面材料(TIM)選型驗證

　　測試設計套件

　　可測試性標準：統(tǒng)一測試元件定義、流程要求及制造測試規(guī)范

　　創(chuàng)新支持：兼容芯粒內(nèi)建自測試(BIST)與第三方 IP 驗證