IBM能靠2nm芯片翻身嗎？

　　5月6日晚間，IBM 在全球科技企業(yè)的制程大戰(zhàn)中，率先突破了 3nm 的極限，成功推出了全球首款采用 2nm 工藝的芯片，雖然這只是實(shí)驗(yàn)性質(zhì)的預(yù)研項(xiàng)目，但是根據(jù) IBM 的材料來(lái)看，這款 2nm 芯片每平方毫米可容納 3.33 億個(gè)晶體管，而作為對(duì)比目前最先進(jìn)的臺(tái)積電5nm 工藝每平方毫米最多才能容納 1.713 億個(gè)晶體管，而三星 5nm 工藝每平方毫米最多只能容納 1.27 億個(gè)晶體管。

　　IBM 這次最大的突破性進(jìn)展是將 GAAFET 工藝的樣片帶到大眾面前，本文后面也會(huì)介紹 GAAFET 將是硅基半導(dǎo)體突破 FinFET 工藝 5nm 極限的關(guān)鍵技術(shù)。本次 IBM 的 GAAFET 采用了 75nm 的單元高度，40nm 的單元寬度，單個(gè)納米片的高度為 5nm，彼此之間間隔 5nm。柵極間距為 44nm，柵極長(zhǎng)度為 12nm，其底部采用介電隔離通道、內(nèi)部的間隔器采用第二代干式工藝的開(kāi)創(chuàng)性方案。

　　同時(shí) IBM 也官宣了這款芯片的性能指標(biāo)，其中與當(dāng)前主流的 7nm 芯片相比，這款芯片的性能預(yù)計(jì)提升 45%，能耗降低 75%。而與 5nm 芯片相比，2nm 芯片的體積更小，速度更快。說(shuō)實(shí)話看到這里筆者略感欣慰，因?yàn)榕c 7nm 的經(jīng)典之作蘋(píng)果 A12 相比，5nm 的蘋(píng)果 M1 性能提升近 100%，能耗也低了 50%，也就是說(shuō)這款 2nm 的 GAAFET 芯片并沒(méi)有形成對(duì)于蘋(píng)果 M1 的碾壓效果，可見(jiàn) 7nm 以下提升制程工藝的效益已經(jīng)沒(méi)有那么明顯了，這也為我國(guó)半導(dǎo)體行業(yè)提供了良好的追趕契機(jī)。

　　當(dāng)然我們自身也有好消息傳來(lái)，4 月 15 日我國(guó)自主的超分辯光刻裝備研制項(xiàng)目通過(guò)驗(yàn)收，這臺(tái)光刻機(jī)具有 365nm 的光源波長(zhǎng)，單曝最高線寬分辨力達(dá)到 22nm，雖然嚴(yán)格來(lái)講這并不是一臺(tái) EUV 光刻機(jī)，但是利用精刀刻細(xì)線也就是多重曝光技術(shù)，未來(lái)這臺(tái)光刻機(jī)應(yīng)該可以制造 10nm 的芯片，只要能進(jìn)入到 10nm 俱樂(lè)部那么我們與西方先進(jìn)工藝就不會(huì)有代際差。

　　為什么是制程

　　上世紀(jì) 40 年代由美國(guó)發(fā)起的曼哈頓計(jì)劃，不但為人類(lèi)帶來(lái)了原子彈，也為我們帶來(lái)了計(jì)算機(jī)，IT 行業(yè)發(fā)展至今已經(jīng)形成了數(shù)十萬(wàn)億美元的巨大產(chǎn)業(yè)，如果說(shuō)IT行業(yè)的明珠是芯片，那么芯片產(chǎn)業(yè)的皇冠就是晶圓制造，而晶圓制造的關(guān)鍵又在于制造。

　　這里也再為大家科普一下制程的相關(guān)概念，在上世紀(jì) 60 年代，仙童半導(dǎo)體創(chuàng)始人之一摩爾在《電子學(xué)》雜志上發(fā)表論文，提出了至今仍有巨大影響的摩爾定律，暨當(dāng)價(jià)格不變時(shí)，集成電路上可以容納的元器件的數(shù)目，將每隔一年增加一倍，這其實(shí)就是指原件的密度會(huì)不斷增大，也就是元件之間的間隔距離不斷減少，而在芯片中不同元件的距離就是制程，所以摩爾定律也可以被稱(chēng)為是制程定律。

　　在不斷縮減芯片中晶體管的距離之后，晶體管之間的電容會(huì)更低，晶體管的開(kāi)關(guān)頻率也會(huì)更高。由于晶體管在切換高低電平時(shí)動(dòng)態(tài)功率與電容成正比，制程低的芯片可以做到速度快的同時(shí)，還能更加省電、更加節(jié)能。同時(shí)體積越小晶體管的導(dǎo)通電壓也就越低，而動(dòng)態(tài)功耗又與電壓的平方成反比，這時(shí)單位面積能效比也會(huì)隨之提升。

　　在 10nm 工藝之前，提升制程幾乎是提升芯片性能的代名詞，比如 10nm 驍龍835 體積比 14nm 驍龍 820 還要小了 35%，整體功耗降低了 40%，性能卻大漲 27%。因此我們可以看到芯片最大的宣傳點(diǎn)往往就是它的制程。

　　芯片的三大時(shí)代

　　正如前文所說(shuō)本次 IBM 的 2nm 芯片關(guān)鍵性突破就在于給 IT 界帶來(lái)了真正意義上的 GAAFET 樣片，在 GAA 之前半導(dǎo)體的制作工藝主要有 MOS 和 FinFET 兩個(gè)重要的時(shí)代：

　　MOS 時(shí)代：在上世紀(jì) 50 年代末貝爾實(shí)驗(yàn)室研制出 MOS 管，也就是金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，隨著 MOS 管的推出，計(jì)算機(jī)的電子管時(shí)代正式結(jié)束，在 MOS 管推出不久后，量產(chǎn)晶體管的平面工藝誕生，這項(xiàng)工藝可以通過(guò)氧化、光刻、等一系列的流程，制作出成規(guī)模的晶體管集成電路，這也就是我們目前芯片的雛形。不過(guò)隨著元件密度的不斷加大，MOS 管制程限制的劣勢(shì)也就顯現(xiàn)出來(lái)了。

　　FinFET 時(shí)代：由于 MOS 管并不盡善盡美，并且其制程存在著 20nm 的極限，業(yè)界一直探索著半導(dǎo)體制造工藝的前進(jìn)方向，不過(guò) MOS 管始終保持著強(qiáng)大的生命力，IT 業(yè)一直探索到 2000 年，才由加州大學(xué)伯克利分校的胡正明教授找到 FinFET 的方式，當(dāng)時(shí)胡正明教授發(fā)表題為《FinFET-a self-aligned double-gate MOSFET scalable to 20 nm》的論文，并在論文中提出了一種名為 “鰭式場(chǎng)效應(yīng)晶體管”也就是 FinFET 的晶體管結(jié)構(gòu)，顧名思義 FinFET 的結(jié)構(gòu)形狀類(lèi)似于魚(yú)鰭。

　　FinFET 使得芯片制程突破了 20nm 的工藝關(guān)鍵節(jié)點(diǎn)，是推動(dòng)當(dāng)代工藝進(jìn)一步縮小的關(guān)鍵技術(shù)。

　　未來(lái)的 GAAFET 時(shí)代：GAA 也就是 Gate-All-Around，是由 Imec 提出的。GAA 的技術(shù)特點(diǎn)是實(shí)現(xiàn)了柵極對(duì)溝道的四面包裹，源極和漏極不再和基底接觸，而是利用線狀或者平板狀、片狀等多個(gè)源極和漏極橫向垂直于柵極分布后，實(shí)現(xiàn) MOSFET 的基本結(jié)構(gòu)和功能。這樣的設(shè)計(jì)在很大程度上解決了柵極間距尺寸減小后帶來(lái)的各種問(wèn)題，包括電容效應(yīng)等，也可以突破目前 5nm 的制程極限，不過(guò)從目前 IBM 2nm 芯片的情況來(lái)看，這項(xiàng)技術(shù)距離正式商用恐怕還有很長(zhǎng)的路要走，并且即使突破 5nm，也很難對(duì)于 FinFET 結(jié)構(gòu)的芯片產(chǎn)生代差優(yōu)勢(shì)。

　　AI 優(yōu)化-英特爾和 ARM 都在押注的方向

　　在紛亂的制程之爭(zhēng)背后，我們也需要仔細(xì)觀察其它半導(dǎo)體巨頭的發(fā)展方向，最近英特爾的至強(qiáng)三代和安謀推出的 ARM v9 似乎都把大招留給了專(zhuān)為優(yōu)化矩陣運(yùn)算而設(shè)計(jì)的 SIMD 技術(shù)。

　　我們看到帕特·基辛格正式回歸英特爾之后最新的至強(qiáng)三代推出 Ice Lake-SP 芯片，并隨之推出了 AVX-512 與 VNNI 兩種 AI 運(yùn)算加速技術(shù)，還有前不久 ARM v9 上的 SVE2，從本質(zhì)上來(lái)說(shuō)它們都屬于 SIMD 技術(shù)，而 SIMD 的由來(lái)要從芯片流水線技術(shù)聊起，我們知道 CPU 的每個(gè)動(dòng)作都需要用晶體震蕩而觸發(fā)，以加法 ADD 指令為例，想完成這個(gè)執(zhí)行指令需要取指、譯碼、取操作數(shù)、執(zhí)行以及取操作結(jié)果等若干步驟，而每個(gè)步驟都需要一次晶體震蕩才能推進(jìn)，因此在流水線技術(shù)出現(xiàn)之前執(zhí)行一條指令至少需要 5 到 6 次晶體震蕩周期才能完成。

　　為了縮短指令執(zhí)行的晶體震蕩周期，芯片設(shè)計(jì)人員參考了工廠流水線機(jī)制的提出了指令流水線的想法。由于取指、譯碼這些模塊其實(shí)在芯片內(nèi)部都是獨(dú)立的，完全可以在同一時(shí)刻并發(fā)執(zhí)行，那么只要將多條指令的不同步驟放在同一時(shí)刻執(zhí)行，比如指令 1 取指，指令 2 譯碼，指令 3 取操作數(shù)等等，就可以大幅提高 CPU 執(zhí)行效率：

　　以上圖流水線為例 ，在 T5 時(shí)刻之前指令流水線以每周期一條的速度不斷建立，在 T5 時(shí)代以后每個(gè)震蕩周期，都可以有一條指令取結(jié)果，平均每條指令就只需要一個(gè)震蕩周期就可以完成。這種流水線設(shè)計(jì)也就大幅提升了 CPU 的運(yùn)算速度。

　　SIMD(Single Instruction Multiple Data)也就是單指令多數(shù)據(jù)流技術(shù)，其實(shí)就是一種數(shù)據(jù)流水線的技術(shù)，我們知道在 AI 神經(jīng)網(wǎng)絡(luò)世界中操作數(shù)可能很長(zhǎng)，以深度神經(jīng)網(wǎng)絡(luò)為例，神經(jīng)元可以抽象為對(duì)于輸入數(shù)據(jù)乘以權(quán)重以表示信號(hào)強(qiáng)度乘積加總，再由 ReLU、Sigmoid 等應(yīng)用激活函數(shù)調(diào)節(jié)，本質(zhì)是將輸入數(shù)據(jù)與權(quán)重矩陣相乘，并輸入激活函數(shù)，對(duì)于有三個(gè)輸入數(shù)據(jù)和兩個(gè)全連接神經(jīng)元的單層神經(jīng)網(wǎng)絡(luò)而言，需要把輸入和權(quán)重進(jìn)行六次相乘，并得出兩組乘積之和。這實(shí)際上就是一個(gè)矩陣乘法運(yùn)算。而一個(gè)操作數(shù)往往只能表示矩陣中的一個(gè)元素，這也使得傳統(tǒng) CPU 在進(jìn)行矩陣運(yùn)算時(shí)效率很低。

　　而英特爾的 VNNI(Vector Neural Network Intruction)和ARMv9的SVE2恰恰都是支持變長(zhǎng)輸入的指令集。

　　讀者們可把這項(xiàng)技術(shù)簡(jiǎn)單理解為在一個(gè)周期內(nèi)可以將指令所需的所有操作數(shù)全部取到，而且讀操作數(shù)的個(gè)數(shù)還是可變長(zhǎng)的，這樣矩陣運(yùn)算的效率就可以大大提升。

　　目前 ARMv9 芯片還沒(méi)有產(chǎn)品發(fā)布，而至強(qiáng)三代的處理器已有推出一段時(shí)間了，從筆者了解到的情況看，可變長(zhǎng)的 VNNI 在騰訊應(yīng)用時(shí)，可以使 2D 轉(zhuǎn) 3D 的建模速度提升 4.24 倍以上，這意味著原有基于 3D 人臉建模比較慢的各種優(yōu)化、緩存、預(yù)處理都不需要了，在大部分場(chǎng)景當(dāng)中騰訊都能為游戲玩家提供所見(jiàn)即所得的 3D 頭像。

　　總而言之我們這次的好消息是 GAAFET 并沒(méi)有強(qiáng)到能與現(xiàn)有 FinFET 工藝?yán)�開(kāi)代差的地步，同時(shí)我們也要清醒認(rèn)識(shí)到半導(dǎo)體領(lǐng)域更具有基礎(chǔ)科學(xué)的屬性，只能結(jié)硬寨，打硬仗，沒(méi)有捷徑可言。