EUV光刻及先進(jìn)封裝加持下 天空漂浮著一朵電容烏云

　　01、DRAM的生產(chǎn)制造

　　DRAM原理較為簡(jiǎn)單，其挑戰(zhàn)是在不增加功耗的前提下，滿足高容量、高性能、大帶寬、低延遲的需求。其制造技術(shù)也沒(méi)有動(dòng)不動(dòng)就5nm、3nm、 2nm的邏輯芯片那么復(fù)雜。與邏輯芯片制程相比，*的不同是DRAM中電容工藝需要采用高溫工序。

　　DRAM產(chǎn)業(yè)畢竟也是屬于技術(shù)密集型，需要百億級(jí)美元的持續(xù)投入，也是非常具有挑戰(zhàn)性的。近年來(lái)，DRAM技術(shù)節(jié)點(diǎn)越過(guò)了1Xnm(16nm-19nm)階段、1Ynm(14nm-16nm)階段，現(xiàn)在進(jìn)入1Znm(12nm-14nm)階段，迎來(lái)了EUV光刻機(jī)時(shí)代。

　　DRAM的技術(shù)進(jìn)展，圖片來(lái)源：SK-海力士

　　2021年7月，韓國(guó)SK海力士公司宣布利用EUV光刻大規(guī)模生產(chǎn)LP DDR4(low power DDR4)內(nèi)存。顧名思義，LP DDR指的是低功耗雙倍數(shù)據(jù)傳輸率。

　　2021年10月，韓國(guó)三星電子公司開(kāi)始采用EUV光刻大規(guī)模生產(chǎn)14nm DDR5內(nèi)存，用于5G、云計(jì)算、大數(shù)據(jù)以及人工智能等高速應(yīng)用場(chǎng)景。連DRAM三巨頭中最為保守的美光公司也宣布將在中國(guó)臺(tái)灣地區(qū)的新廠引進(jìn)EUV光刻機(jī)，并于2024年實(shí)現(xiàn)DRAM量產(chǎn)。

　　那么，為什么三星電子不采用5nm工藝制造DRAM呢?

　　答案很簡(jiǎn)單，EUV光刻機(jī)的使用將提高高端DRAM量產(chǎn)的性能、生產(chǎn)效率和良率，并降低成本。

　　通常認(rèn)為，隨著技術(shù)節(jié)點(diǎn)的推進(jìn)，在傳統(tǒng)1T1C架構(gòu)下，單位元件面積不斷減小，如何保證電容能夠存儲(chǔ)足夠的電荷、防止相鄰存儲(chǔ)單元之間的耦合，是DRAM技術(shù)面臨的兩大技術(shù)瓶頸。

　　因此，DRAM的天花板大約是10nm。當(dāng)然，這個(gè)答案也不是那么*的，如果有一天，DRAM突然有能力走到10nm以下，也不用那么驚訝。

　　眾所周知，基于多重曝光的方法，193nm步進(jìn)掃描投影光刻機(jī)目前是7nm技術(shù)節(jié)點(diǎn)以上的邏輯芯片量產(chǎn)的主流光刻手段。比如，14nm技術(shù)節(jié)點(diǎn)的邏輯芯片量產(chǎn)通常使用水浸沒(méi)式193nm光刻機(jī)，而不是EUV光刻機(jī)。但是，多重曝光的水浸沒(méi)式193nm光刻質(zhì)量和生產(chǎn)效率畢竟不如單次EUV光刻。

　　UV光刻所需的EUV掩模制造成本極高，單塊成本可達(dá)200萬(wàn)美元以上。單種類型的14nm邏輯芯片需求量通常不大，如果采用EUV光刻機(jī)量產(chǎn)14nm技術(shù)節(jié)點(diǎn)的邏輯芯片，單個(gè)芯片所需分擔(dān)的EUV掩模費(fèi)用令人難以接受。

　　標(biāo)準(zhǔn)型DRAM芯片需求量遠(yuǎn)遠(yuǎn)大于單種類型邏輯芯片，采用EUV光刻機(jī)量產(chǎn)1Znm(12nm-14nm)DRAM，可以獲得更好的光刻圖形保真性、更高的生產(chǎn)效率，單個(gè)DRAM 所需分擔(dān)的EUV掩模費(fèi)用也完全可以接受。也就是說(shuō)，使用EUV光刻機(jī)量產(chǎn)DRAM具有更高的性價(jià)比。因此，三星電子和SK海力士目前均已采用EUV光刻機(jī)量產(chǎn)高端DRAM。<_o3a_p>

　　材料架構(gòu)技術(shù)創(chuàng)新也是先進(jìn)DRAM技術(shù)發(fā)展的重要途徑。如上所述，DRAM技術(shù)發(fā)展的物理極限是10nm。其原因是1T1C平面架構(gòu)中，儲(chǔ)存電容縮放所導(dǎo)致的泄漏問(wèn)題。為此，業(yè)界一方面正在探索探索超薄電容介質(zhì)、柱狀電容器等技術(shù)方法。另一方面，更為重要的是從傳統(tǒng)2D DRAM架構(gòu)向3D DRAM架構(gòu)發(fā)展的技術(shù)路徑。

　　比如高帶寬存儲(chǔ)器(High Bandwidth Memory，HBM)基于3D堆疊工藝，通過(guò)存儲(chǔ)芯片堆疊形成立方體結(jié)構(gòu)，縮小空間，降低功耗，提高帶寬。適用于AI、云計(jì)算、超級(jí)計(jì)算機(jī)等高儲(chǔ)存器帶寬需求的應(yīng)用場(chǎng)景。

　　HBM：從 2D 架構(gòu)轉(zhuǎn)向 3D 架構(gòu)演變，圖片來(lái)源：SK海力士

　　其基本思路是，既然一個(gè)平面內(nèi)排列更多的1T1C存儲(chǔ)單元變得越來(lái)越困難，那就加持先進(jìn)封裝技術(shù)。比如，利用硅穿孔(Through Silicon Via，TSV)技術(shù)將數(shù)個(gè)DRAM芯片堆疊起來(lái)。像建造摩天大樓一樣，將存儲(chǔ)單元堆疊至邏輯單元上方，即所謂的3D堆疊，從而實(shí)現(xiàn)單位面積上更高的存儲(chǔ)容量。

　　至此，在EUV光刻和3D堆疊技術(shù)的加持下，傳統(tǒng)的基于1T1C架構(gòu)的DRAM技術(shù)發(fā)展應(yīng)該說(shuō)達(dá)到相當(dāng)*、相當(dāng)成熟的程度。<_o3a_p>

　　但是，學(xué)術(shù)界和產(chǎn)業(yè)界最近在思考，如何進(jìn)一步縮短數(shù)據(jù)從DRAM芯片傳遞到CPU的時(shí)間，即突破所謂的“內(nèi)存墻”困境。既然造成DRAM 10nm天花板的瓶頸問(wèn)題是儲(chǔ)存電容縮放所導(dǎo)致的泄漏問(wèn)題，那么，能不能把電容這朵烏云拋掉，實(shí)現(xiàn)無(wú)電容DRAM存儲(chǔ)材料和架構(gòu)?

　　02、撥開(kāi)電容這朵烏云

　　有“全球半導(dǎo)體產(chǎn)業(yè)背后頭腦”之稱的比利時(shí)微電子研究中心(IMEC)在2020年IEDM會(huì)議(國(guó)際電子器件會(huì)議)上，展示了一種2T0C DRAM架構(gòu)。該架構(gòu)僅有2個(gè)晶體管，無(wú)電容。

　　無(wú)電容的2T0C DRAM架構(gòu)，圖片來(lái)源：2020 IEDM會(huì)議

　　在2021年IEDM 上，一款全新的基于銦鎵鋅氧化物(IGZO，indium-gallium-zinc-oxide)無(wú)電容器DRAM架構(gòu)被提出。基于IGZO材料，華為、佐治亞理工、圣母大學(xué)、羅徹斯特理工學(xué)院的研究者也提出了新型的無(wú)電容DRAM架構(gòu)。<_o3a_p>

　　IGZO是日本東京工業(yè)大學(xué)前沿研究機(jī)構(gòu)·元素戰(zhàn)略研究中心的細(xì)野秀雄教授發(fā)明的，是一種新型半導(dǎo)體材料。用做高性能薄膜晶體管溝道材料。適用于顯示面板產(chǎn)業(yè)。從2011年開(kāi)始，IGZO專利池已對(duì)三星電子、日本佳能等10多家企業(yè)進(jìn)行了授權(quán)。

　　2004年，細(xì)野秀雄教授在《自然》雜志上*報(bào)道了柔性透明IGZO薄膜晶體管，應(yīng)用于顯示面板產(chǎn)業(yè)。如果將來(lái)基于IGZO材料的無(wú)電容DRAM架構(gòu)獲得應(yīng)用的話，真的是當(dāng)之無(wú)愧的“日本百年一遇的發(fā)明家”。

　　2008年，他在國(guó)際*發(fā)現(xiàn)了在26K溫度下具有超導(dǎo)特性的鐵基化合物，并于同年被《Science》評(píng)選為“世界十大科技進(jìn)展”之一，掀起了全球高溫超導(dǎo)體的*次研究熱潮，包括許多中國(guó)學(xué)者。比如，中國(guó)“40K以上鐵基高溫超導(dǎo)體的發(fā)現(xiàn)及若干基本物理性質(zhì)研究”項(xiàng)目2013年曾獲國(guó)家自然科學(xué)獎(jiǎng)一等獎(jiǎng)。

　　鐵基超導(dǎo)的發(fā)現(xiàn)和IGZO材料的發(fā)明都可以成為獲諾貝爾獎(jiǎng)的理由。2013年開(kāi)始，細(xì)野秀雄教授就一直被稱為諾貝爾獎(jiǎng)有力候選者。但是，與日本作家村上春樹(shù)一樣，目前仍然在陪跑諾貝爾獎(jiǎng)。

　　撥開(kāi)電容這朵烏云，仰望半導(dǎo)體存儲(chǔ)器蒼穹，無(wú)電容DRAM存儲(chǔ)材料和架構(gòu)能否釀成了一場(chǎng)DRAM江湖的大風(fēng)暴呢?目前尚不得而知。