大廠競(jìng)逐先進(jìn)制程

　　最近，先進(jìn)半導(dǎo)體工藝制程方面的消息有不少。就在過(guò)去一周，相關(guān)的新聞包括：

　　聯(lián)發(fā)科宣布率先完成3nm工藝的下一代SoC的開(kāi)發(fā)，打破了蘋(píng)果*使用下一代工藝制造手機(jī)SoC的慣例

　　Intel CEO預(yù)期將在2025年借助18A工藝來(lái)追上甚至超越TSMC和三星在先進(jìn)制程領(lǐng)域的*位置，目前已經(jīng)有大客戶支付了大額預(yù)付款來(lái)使用該工藝

　　Intel預(yù)計(jì)將在未來(lái)兩年內(nèi)繼續(xù)大量使用TSMC工藝來(lái)生產(chǎn)*進(jìn)的處理器產(chǎn)品(Meteor Lake及后續(xù)產(chǎn)品)，在未來(lái)兩年Intel估計(jì)會(huì)使用超過(guò)150億美元來(lái)使用TSMC的工藝

　　Intel和三星正在合作開(kāi)發(fā)下一代內(nèi)存-處理器堆疊產(chǎn)品(cache DRAM)，該技術(shù)作為對(duì)AMD的3D V-Cache的回應(yīng)，將DRAM直接堆疊在CPU上，從而大大提升系統(tǒng)的集成度和性能

　　三星在美國(guó)的4nm工廠預(yù)計(jì)在2024年底完成，超過(guò)TSMC在美國(guó)建廠的速度

　　從這些消息，我們可以看到的是，首先，隨著以人工智能為主力的新需求漸漸推動(dòng)半導(dǎo)體市場(chǎng)漸漸復(fù)蘇，對(duì)于先進(jìn)制程產(chǎn)能的需求非常旺盛，而晶圓制造廠對(duì)于擴(kuò)大先進(jìn)制程產(chǎn)能也抱著積極的態(tài)度。而在另一方面，全球范圍內(nèi)幾大瞄準(zhǔn)先進(jìn)制程的巨頭目前的競(jìng)爭(zhēng)格局也很清楚：TSMC是先進(jìn)制程領(lǐng)域的領(lǐng)跑者，其良率和性能都能*一步達(dá)到較高的水準(zhǔn)，同時(shí)TSMC還擁有全球*的先進(jìn)封裝技術(shù)，因此憑借這樣*的綜合地位領(lǐng)跑整個(gè)先進(jìn)制程市場(chǎng)，大客戶紛紛在TSMC下單導(dǎo)致產(chǎn)能無(wú)法滿足需求。

　　三星是先進(jìn)工藝領(lǐng)域的有力競(jìng)爭(zhēng)者，隨著其技術(shù)成熟度與TSMC逐漸接近以及TSMC產(chǎn)能緊張，未來(lái)預(yù)計(jì)也會(huì)獲得先進(jìn)制程領(lǐng)域的大量訂單。而Intel則是先進(jìn)工藝領(lǐng)域的新進(jìn)競(jìng)爭(zhēng)者。Intel在最近才真正進(jìn)入先進(jìn)制程的競(jìng)爭(zhēng)有兩重原因：*是因?yàn)镮ntel之前在10nm工藝節(jié)點(diǎn)的開(kāi)發(fā)中拖延了太久，導(dǎo)致其技術(shù)在過(guò)去幾年中大大落后與TSMC和三星;但是隨著Pat Gelsinger成為Intel CEO位置后進(jìn)行大刀闊斧的改革，目前Intel在先進(jìn)工藝技術(shù)領(lǐng)域與TSMC和三星的差距已經(jīng)在快速縮小，預(yù)計(jì)在未來(lái)兩年內(nèi)有機(jī)會(huì)能真正和TSMC/三星同步推出最新工藝制程。第二個(gè)原因是Intel在Pat Gelsinger執(zhí)掌CEO之后正式?jīng)Q定大規(guī)模投入晶圓代工領(lǐng)域，從而與TSMC和三星真正開(kāi)始直接競(jìng)爭(zhēng)(而在這之前Intel并不大規(guī)模開(kāi)放自家工藝，因此和TSMC/三星并沒(méi)有直接競(jìng)爭(zhēng)關(guān)系)。

　　我們?cè)谙冗M(jìn)半導(dǎo)體制程看到了樂(lè)觀的市場(chǎng)預(yù)期和火熱的競(jìng)爭(zhēng);但是，在競(jìng)爭(zhēng)之外，幾大晶圓制造廠之間也有合作關(guān)系，這就讓這些公司之間的關(guān)系變成更加微妙的競(jìng)爭(zhēng)-合作關(guān)系。例如，Intel目前最主要CPU業(yè)務(wù)線中，還必須依靠TSMC。在Intel的Meteor Lake中，預(yù)計(jì)GPU tile會(huì)使用TSMC的工藝，而CPU則使用Intel自己的工藝。另一方面，Intel也在和三星合作內(nèi)存堆疊技術(shù)(cache DRAM)以追趕AMD在這方面的*地位。

　　先進(jìn)封裝帶來(lái)的變化

　　過(guò)去20年間，芯片設(shè)計(jì)行業(yè)的主流設(shè)計(jì)范式是SoC。SoC設(shè)計(jì)方法給芯片行業(yè)帶來(lái)了極大的繁榮，但是在先進(jìn)制程時(shí)代，這樣的設(shè)計(jì)方法會(huì)由于先進(jìn)封裝技術(shù)而發(fā)生改變，而這樣的改變也會(huì)對(duì)先進(jìn)制程晶圓制造廠的競(jìng)爭(zhēng)合作關(guān)系帶來(lái)改變。

　　在SoC設(shè)計(jì)方法中，SoC芯片由許多IP組成。芯片設(shè)計(jì)公司在設(shè)計(jì)SoC時(shí)，首先定義需要SoC上需要的IP，并且從第三方IP提供商處獲取IP或者自己設(shè)計(jì)IP;然后把這些IP集成到芯片上，最后把整個(gè)SoC送到晶圓制造廠中進(jìn)行流片制造。

　　在SoC設(shè)計(jì)方法中，芯片設(shè)計(jì)公司更多的是關(guān)注SoC系統(tǒng)以及每個(gè)IP的設(shè)計(jì)，但是在芯片制造的時(shí)候，所有的IP都會(huì)使用同樣的工藝去制造，而不可能對(duì)于不同的IP使用不同的工藝去制造。

　　而隨著先進(jìn)工藝和先進(jìn)封裝的發(fā)展，這樣的SoC設(shè)計(jì)方法正在慢慢被芯片粒(chiplet)設(shè)計(jì)方法取代。先進(jìn)工藝的成本很高，良率卻并不容易做高，為了提高良率，通常的方法是把大芯片分成多個(gè)芯片粒，并且使用高級(jí)封裝技術(shù)做芯片粒之間的整合。目前，AMD、Intel等都已經(jīng)在最新的處理器產(chǎn)品中使用這樣的芯片粒設(shè)計(jì)，預(yù)計(jì)未來(lái)芯片粒設(shè)計(jì)將會(huì)成為更多使用先進(jìn)制程的大型芯片的選擇。

　　而一旦SoC設(shè)計(jì)方法慢慢被芯片粒設(shè)計(jì)方法所取代，SoC設(shè)計(jì)方法中“整個(gè)SoC都要使用相同半導(dǎo)體工藝制造”的假設(shè)也就不再成立，因此每一個(gè)芯片粒都可以使用不同的工藝來(lái)制造。正如2015年Marvell在ISSCC上提到的MoChi概念一樣，整個(gè)基于芯片粒的設(shè)計(jì)把整個(gè)芯片系統(tǒng)拆分成了多個(gè)芯片粒，每個(gè)芯片粒都可以使用最適合的工藝來(lái)制造，并且最終整合在一起。

　　我們?cè)贗ntel的Meteor Lake中就看到了這樣的設(shè)計(jì)。在Meteor Lake中，分成了多個(gè)芯片粒(Intel稱之為“tile”)，包括CPU Tile，GPU Tile，SOC Tile和IO Tile等，這些不同的Tile都可以用不同的工藝制造并且最后使用高級(jí)封裝技術(shù)集成在一起。在Meteor Lake中，CPU Tile使用Intel的工藝，而GPU Tile則會(huì)使用TSMC的工藝。

　　差異化將是未來(lái)演化方向

　　當(dāng)使用先進(jìn)工藝的芯片設(shè)計(jì)方法逐漸從SoC轉(zhuǎn)向芯片粒，晶圓制造廠未來(lái)的訂單也可望逐漸從整個(gè)SoC慢慢轉(zhuǎn)向單獨(dú)的芯片粒。芯片設(shè)計(jì)廠商可以選擇最適合的晶圓制造廠去制造相應(yīng)的芯片粒并且最后集成到一起。芯片粒設(shè)計(jì)方法加上先進(jìn)工藝自身的特性，可能會(huì)讓未來(lái)晶圓制造廠越來(lái)越專注于差異化。

　　先進(jìn)制程很貴，但是帶來(lái)的性能提升并不大。在九十年代摩爾定律的黃金時(shí)代，每次工藝節(jié)點(diǎn)縮小都可以實(shí)現(xiàn)晶體管性能幾乎翻倍;而在目前，每一代工藝演進(jìn)帶來(lái)的晶體管性能提升僅僅在10-20%左右�？梢韵胂�，芯片設(shè)計(jì)公司在大成本投入先進(jìn)工藝制造芯片后，也必然希望這樣的高投入能獲得盡可能大的回報(bào)，因此希望可以在芯片粒的顆粒度上實(shí)現(xiàn)每個(gè)芯片粒的性能*。

　　而在另一方面，由于先進(jìn)工藝研發(fā)難度巨大，且研發(fā)成本投入巨大，因此不太可能出現(xiàn)一家晶圓制造廠在性能、功耗、成本等領(lǐng)域全方位大幅*其他晶圓制造廠的情況，更有可能是在不同的設(shè)計(jì)領(lǐng)域，不同的晶圓廠各有所長(zhǎng)，從而實(shí)現(xiàn)差異化競(jìng)爭(zhēng)。這里的差異化，既包括了在性能、功耗、成本等指標(biāo)維度的區(qū)別;也包括了不同的廠商擅長(zhǎng)不同領(lǐng)域的芯片粒，例如TSMC擅長(zhǎng)高性能計(jì)算，三星擅長(zhǎng)存儲(chǔ)相關(guān)領(lǐng)域等。

　　在這樣的情況下，不同晶圓廠差異化競(jìng)爭(zhēng)，都各有自己擅長(zhǎng)的方向，而芯片設(shè)計(jì)公司則各取所長(zhǎng)，使用不同的晶圓制造廠去做最擅長(zhǎng)領(lǐng)域的芯片粒并且最后整合在一起，可能就是未來(lái)的新競(jìng)爭(zhēng)格局。Intel的Meteor Lake中，GPU Tile使用TSMC制造，就是因?yàn)門(mén)SMC擅長(zhǎng)高性能計(jì)算芯片粒;而CPU Tile使用Intel的工藝制造，也是因?yàn)镮ntel在CPU領(lǐng)域的工藝-芯片協(xié)同設(shè)計(jì)有著幾十年的積累。未來(lái)Meteor Lake這樣的不同晶圓廠制造不同芯片�？赏麜�(huì)成為主流，而這也會(huì)讓晶圓廠走差異化競(jìng)爭(zhēng)的道路。

　　先進(jìn)封裝將是先進(jìn)制程競(jìng)賽中的

　　核心競(jìng)爭(zhēng)力

　　如前所述，芯片粒設(shè)計(jì)方法將大大改變晶圓制造廠在先進(jìn)制程領(lǐng)域的競(jìng)爭(zhēng)格局，而在上述分析中，不應(yīng)忽視的是先進(jìn)封裝技術(shù)也將成為一個(gè)重要變量，因?yàn)橄冗M(jìn)制程芯片(尤其是高性能計(jì)算芯片)離不開(kāi)先進(jìn)封裝技術(shù)。而且更關(guān)鍵的是，先進(jìn)封裝技術(shù)在未來(lái)將會(huì)和先進(jìn)制程越來(lái)越緊密地結(jié)合，而掌握這些先進(jìn)封裝技術(shù)的也恰恰是TSMC、Intel和三星這樣的先進(jìn)制程晶圓制造廠，而不是第三方封測(cè)廠。

　　在未來(lái)，先進(jìn)封裝的重要性甚至不亞于先進(jìn)制程的優(yōu)化能力，未來(lái)的晶圓制造廠競(jìng)爭(zhēng)力將會(huì)取決于半導(dǎo)體工藝和先進(jìn)封裝技術(shù)的綜合。例如，目前TSMC能獲得Nvidia H100 GPU訂單的一個(gè)重要因素，就是因?yàn)門(mén)SMC同時(shí)擁有*進(jìn)的4nm半導(dǎo)體制造工藝以及CoWoS先進(jìn)封裝技術(shù)，而目前H100供不應(yīng)求事實(shí)上是被CoWoS產(chǎn)能所限制，而不是4nm半導(dǎo)體工藝產(chǎn)能所限制。事實(shí)上，由于先進(jìn)封裝和先進(jìn)制程供貨商互相重合，晶圓制造廠甚至有可能利用其在某一方面的優(yōu)勢(shì)來(lái)撬動(dòng)市場(chǎng)(例如，利用其在先進(jìn)封裝領(lǐng)域的優(yōu)勢(shì)來(lái)彌補(bǔ)其在某個(gè)領(lǐng)域先進(jìn)制程上的劣勢(shì)來(lái)獲得訂單)。

　　展望未來(lái)，TSMC目前雖然同時(shí)擁有先進(jìn)封裝和先進(jìn)工藝方面的*地位，但是Intel在EMIB等先進(jìn)封裝技術(shù)上已經(jīng)有很久的技術(shù)積累，隨著Intel在先進(jìn)半導(dǎo)體工藝追趕，未來(lái)兩者結(jié)合會(huì)有相當(dāng)?shù)母?jìng)爭(zhēng)力;而Samsung的I-Cube/H-Cube和X-Cube等先進(jìn)封裝技術(shù)可望也會(huì)在SoC/內(nèi)存集成領(lǐng)域有自己獨(dú)特的優(yōu)勢(shì)。未來(lái)的先進(jìn)工藝晶圓廠之間的競(jìng)爭(zhēng)格局遠(yuǎn)未塵埃落定，值得我們關(guān)注。